Docket No. 249114US2

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Takashi OHSAWA			GAU:			
SERIAL N	O:NEW APPLICATION		EXAMINER:			
FILED:	HEREWITH					
FOR:	SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE					
		REQUEST FOR PRICE	ORITY			
	IONER FOR PATENTS DRIA, VIRGINIA 22313					
SIR:	•					
☐ Full benefit of the filing date of U.S. Application Serial N provisions of 35 U.S.C. §120.			, filed , is claimed pursuant to the			
☐ Full ber §119(e)		J.S. Provisional Application(s) Application No.	nal Application(s) is claimed pursuant to the provisions of 35 U.S.C. No. Date Filed			
Applicathe prov	ants claim any right to priori visions of 35 U.S.C. §119, a	ty from any earlier filed applic s noted below.	ations to which	they may be e	ntitled pursuant to	
In the matte	er of the above-identified app	olication for patent, notice is he	ereby given that	the applicants	s claim as priority:	
COUNTRY Japan		<u>APPLICATION NUMBER</u> 2003-370696	BER MONTH/DAY/YEAR October 30, 2003			
Certified co	opies of the corresponding C	onvention Application(s)				
are	submitted herewith					
□ will	be submitted prior to payme	ent of the Final Fee				
☐ were filed in prior application Serial No. filed						
Rec		nal Bureau in PCT Applicatior y the International Bureau in a the attached PCT/IB/304.		under PCT Ru	ile 17.1(a) has been	
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and						
☐ (B) Application Serial No.(s)						
☐ are submitted herewith						
	will be submitted prior to	payment of the Final Fee				
			Respectfully S	Submitted,		
	* *		OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.			
			Marvin J. Spiv	<u>/mmM/Gru</u>	land	
Customer Number			Registration No. 24,913			
228	50		_		_	
ZZOJU Tel (703) 413-3000			C. Irvin McClelland			

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

Registration Number 21,124



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年10月30日

出願番号 Application Number:

特願2003-370696

[ST. 10/C]:

[JP2003-370696]

出 願 Applicant(s): 人

株式会社東芝

2004年 1月27日

)ر

特許庁長官 Commissioner, Japan Patent Office 今井康





```
【書類名】
              特許願
【整理番号】
              14400401
【提出日】
              平成15年10月30日
【あて先】
              特許庁長官殿
【国際特許分類】
              H01L 27/10
【発明者】
              神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 マイクロ
  【住所又は居所】
              エレクトロニクスセンター内
  【氏名】
              大 澤
                      隆
【特許出願人】
  【識別番号】
              000003078
              東京都港区芝浦一丁目1番1号
  【住所又は居所】
  【氏名又は名称】
              株式会社 東 芝
【代理人】
  【識別番号】
              100075812
  【弁理士】
  【氏名又は名称】
              吉
                  귎
                      腎
                           次
【選任した代理人】
  【識別番号】
              100088889
  【弁理士】
  【氏名又は名称】
                  谷
                      英
                           俊
              橘
【選任した代理人】
  【識別番号】
              100082991
  【弁理士】
  【氏名又は名称】
              佐
                  藤
                      泰
                           和
【選任した代理人】
  【識別番号】
              100096921
  【弁理士】
                           弘
  【氏名又は名称】
              吉
                  元
【選任した代理人】
  【識別番号】
              100103263
  【弁理士】
  【氏名又は名称】
                           康
              Ш
                  崹
【選任した代理人】
  【識別番号】
              100118843
  【弁理士】
   【氏名又は名称】
                  出
                           明
              赤
【手数料の表示】
  【予納台帳番号】
              087654
   【納付金額】
              21,000円
【提出物件の目録】
  【物件名】
              特許請求の範囲 1
  【物件名】
              明細書 1
  【物件名】
              図面 1
  【物件名】
              要約書 1
```



【書類名】特許請求の範囲

【請求項1】

半導体基板と、

前記半導体基板上に形成された絶縁層と、

前記絶縁層によって前記半導体基板から絶縁された半導体層と、

前記半導体層に形成された第1導電型のソース領域および第1導電型のドレイン領域と

前記半導体層のうち前記ソース領域と前記ドレイン領域との間に設けられ、電荷を蓄積または放出することによってデータを記憶することができる第2導電型のボディ領域と、前記ボディ領域上に該ボディ領域から絶縁されるように設けられ、第1の方向へ延在するワード線と、

前記ドレイン領域に接続され、前記第1の方向とは異なる方向に延在するビット線と、 前記半導体基板および前記半導体層から絶縁されているように前記絶縁層内に設けられ 、前記ビット線に対して平行に延在する埋め込み配線とを備えた半導体集積回路装置。

【請求項2】

前記ビット線はある間隔で複数本配列され、

前記埋め込み配線は前記ビット線と同一間隔で同数設けられていることを特徴とする請求項1に記載の半導体集積回路装置。

【請求項3】

前記埋め込み配線は前記ワード線に対してほぼ垂直方向に延在していることを特徴とする 請求項1に記載の半導体集積回路装置。

【請求項4】

前記ワード線のうちの前記第1のワード線と前記埋め込み配線のうちの前記第1の埋め 込み配線との交点に位置する前記ボディ領域の電荷を放出するために、前記第1のワード 線の電位および前記第1の埋め込み配線の電位を同じ電位方向へ振幅させることを特徴と する請求項1に記載の半導体集積回路装置。

【請求項5】

前記ワード線と前記ビット線との交点に対応して設けられた複数の前記ボディ領域からなるメモリセルアレイと、

前記メモリセルアレイの周辺のうち第1の側辺近傍に設けられ、前記メモリセルアレイ内の前記ボディ領域内のデータを検出することができる検出回路と、

前記第1の側辺近傍に設けられ、前記埋め込み配線を駆動する駆動回路とをさらに備えたことを特徴とする請求項1から請求項4のいずれかに記載の半導体集積回路装置。

【請求項6】

前記ワード線と前記ビット線との交点に対応して設けられた複数の前記ボディ領域からなるメモリセルアレイと、

前記メモリセルアレイの周辺のうち第1の側辺近傍に設けられ、前記メモリセルアレイ 内の前記ボディ領域内のデータを検出することができる検出回路と、

前記メモリセルアレイの周辺のうち前記第1の側辺に対して反対側にある第2の側辺近傍に設けられ、前記埋め込み配線を駆動する駆動回路とをさらに備えたことを特徴とする請求項1から請求項4のいずれかに記載の半導体集積回路装置。

【請求項7】

複数の前記メモリセルアレイが並んで配列されており、

前記検出回路および前記駆動回路が、隣り合う前記メモリセルアレイの間に交互に設けられていることを特徴とする請求項6に記載の半導体集積回路装置。

【請求項8】

前記埋め込み配線は、複数の前記ビット線に対して1つずつ対応して設けられていることを特徴とする請求項1から請求項6のいずれかに記載の半導体集積回路装置。

【請求項9】

前記ボディ領域は、フルディプレッション型のメモリセルの一部を構成することを特徴

とする請求項1に記載の記載の半導体集積回路装置。

【書類名】明細書

【発明の名称】半導体集積回路装置

【技術分野】

 $[0\ 0\ 0\ 1]$

本発明は、半導体集積回路装置に関する。

【背景技術】

[0002]

従来から1T-1C(1 Transistor-1 Capacitor)型のDRAM(Dynamic Random Access Memory)が製造されている。メモリセルのデザインルールが0.1μm未満になると、1T-1C型のDRAMは製造することが困難になる。

[0003]

これに対処するために、図12に示すようなFBC(Floating Body Cell)を有するDRAMが提案されている(特許文献1参照)。FBCは、SOIに形成されたFET(Field Effect Transistor)からなる。このFETのゲートGはワード線WLに接続され、ドレインDはビット線BLに接続され、ソースSはGNDに接続されている。フローティングボディFBがデータ蓄積ノード(data storage node)になる。

$[0\ 0\ 0\ 4\]$

FBCは、フローティングボディFBに蓄えられる多数キャリアの数を変化させて、フローティングボディFBの電位を変化させる。このようなボディ効果によりFETの閾値電圧を変化させることによってデータが記憶される。

$[0\ 0\ 0\ 5]$

FBCにデータ "1"を書き込むときには、ワード線WLとビット線BLとを共に高電位にして、FETを飽和状態にバイアスする。これによって、インパクトイオン化を引き起こし、正孔をフローティングボディFBに蓄積する。尚、フローティングボディFB内に蓄積された正孔数が多い状態がデータ "1"とする。

[0006]

一方、FBCにデータ"0"を書き込むときには、ビット線BLを負電位にして、p型のボディとn型のドレインとの間のpn接合を順方向にバイアスする。これにより、フローティングボディFB内に蓄積されていた正孔はビット線BLへ放出される。

[0007]

図13は、FBCを有する他のDRAMの断面図である(非特許文献1参照)。このDRAMは、フロントゲート電極FGのほかに、バックゲート電極BGを備えている。

[0008]

このDRAMのフローティングボディFBにデータ "0"を書き込むときには、フロントゲート電極FGおよびバックゲート電極BGを共に高い電位に設定して、フローティングボディFBとソースSと間のポテンシャルバリアを低くする。これにより、フローティングボディFBに蓄えられていた正孔をソースSへ放出する。

【特許文献1】特開2002-246571号公報

【非特許文献 1】 C. Kuo, Tsu-Jae King and Chenming Huによる"高密度仕様のためのキャパシタのないダブルゲート D R A Mセル設計(A Capacitorless Double-Gate DRAM Cell Design for High Density Applications)"IEDM Tech. Digest, pp.843-846, Dec. 2002

【発明の開示】

【発明が解決しようとする課題】

[0009]

図12に示したDRAMによれば、選択セルにデータ "0"を書き込むために或るビット線BLを負電位にしたときに、該ビット線BLに接続されデータ "1"を記憶した非選択セルのデータが消去されてしまう可能性がある。これを、一般に "0"ディスターブ ("0" disturb) という。

$[0\ 0\ 1\ 0]$

"0"ディスターブを回避するためには、この非選択セルのフローティングボディFD の電位とそのドレインDとの間のジャンクションは、逆バイアスあるいは弱い順バイアス (0. 7 V以下)とならなければならない。従って、この非選択セルのワード線WLを充分 に低い負電位にすることによって、非選択セルのフローティングボディFDの電位を充分 に低い負電位にする必要がある。

$[0\ 0\ 1\ 1]$

図13に示したDRAMによれば、フロントゲート電極FGおよびバックゲート電極B Gが互いに平行に設けられていたので、活性化されたワード線WLに接続されたセルが全 てデータ"0"に書き変わってしまう。よって、リフレッシュ動作時および書込み動作時 には、センスアンプが、"0"を書き込む前に予めワード線WLに接続された全セルのデ ータをラッチする (S1)。次に、全セルにデータ"0"を書き込む (S2)。その後、 センスアンプにラッチされたデータに基づいて、データ"1"が記憶されていたセルにの みデータ"1"を書き戻す(S3)。このようにステップS1~S3が必要であった。よ って、図13に示したDRAMは、リフレッシュ動作および書込み動作のサイクル時間が 長いという問題、並びに、ビット線BL毎にセンスアンプ回路を必要とするという問題を 有する。

ビット線BL毎にセンスアンプ回路を設けると、センスアンプ回路が大きな面積を占め るので、セル占有率が低下し、チップサイズが大きくなる。これは、1T-1C型のDR AMに比べセルサイズが小さいというFBC特有の利点を損なうことを意味する。

$[0\ 0\ 1\ 2]$

そこで、本発明の目的は、"0"ディスターブによる影響を回避し、リフレッシュサイ クル時間および書込みサイクル時間が短くかつチップサイズが小さい半導体集積回路装置 を提供することである。

【課題を解決するための手段】

$[0\ 0\ 1\ 3]$

本発明に係る実施形態に従った半導体集積回路装置は、半導体基板と、前記半導体基板 上に形成された絶縁層と、前記絶縁層によって前記半導体基板から絶縁された半導体層と 、前記半導体層に形成された第1導電型のソース領域および第1導電型のドレイン領域と 、前記半導体層のうち前記ソース領域と前記ドレイン領域との間に設けられ、電荷を蓄積 または放出することによってデータを記憶することができる第2導電型のボディ領域と、 前記ボディ領域上に該ボディ領域から絶縁されるように設けられ、第1の方向へ延在する ワード線と、前記ドレイン領域に接続され、前記第1の方向とは異なる方向に延在するビ ット線と、前記半導体基板および前記半導体層から絶縁されているように前記絶縁層内に 設けられ、前記ビット線に対して平行に延在する埋め込み配線とを備えている。

【発明の効果】

$[0\ 0\ 1\ 4]$

本発明による半導体集積回路装置は、"0"ディスターブやGIDLによる影響を回避 することができ、書込みサイクル時間が従来よりも短く、かつチップサイズが小さい。

【発明を実施するための最良の形態】

$[0\ 0\ 1\ 5]$

以下、図面を参照しつつ、本発明に係る実施形態を説明する。本発明は、これらの実施 形態に限定されない。また、これらの実施形態において、p型半導体に代えてn型半導体 を用い、尚且つ、n型半導体に代えてp型半導体を用いてもこれらの実施形態の効果を得 ることができる。

$[0\ 0\ 1\ 6]$

これらの実施形態によれば、ダブルゲートSOIトランジスタ(Double-Gate SOI tran sistor)におけるバックゲートがビット線に対して平行に設けられている。これにより上 記課題を解決する。

$[0\ 0\ 1\ 7]$

(第1の実施形態)

3/

図1は、本発明に係る第1の実施形態に従ったDRAM100のメモリ部を示したブロック図である。このメモリ部は、メモリセルアレイ10、センスアンプおよびプレートドライバ部(以下、単に、SA/PDという)20と、ロウデコーダおよびWLドライバ(以下、単に、ロウデコーダという)30と、カラムデコーダおよびCSL(Column Select Line)ドライバ(以下、単に、カラムデコーダという)40とを備えている。

[0018]

メモリセルアレイ10は、複数のFBCをマトリックス状に配列したメモリセルにより構成されている。さらに、複数のメモリセルアレイ10が併進的に並んで配列されている。隣り合うメモリセルアレイ10の間の間隙には、1つおきにSA/PD20が設けられている。1つのSA/PD20は、その両側に位置するメモリセルアレイ10に接続されており、これらのメモリセルアレイ10内のデータを検出し、ラッチすることができる。また、SA/PD20は、図2に示すプレート線PLの電位を選択的に制御し、選択されたプレート線PLを駆動させることができる。

$[0\ 0\ 1\ 9\]$

ロウデコーダ30はメモリセルアレイ10に対応して設けられており、メモリセルアレイ10内のワード線を選択することができることができる。カラムデコーダ40は、併進的に並んで配列された一群のメモリセルアレイ10に対して設けられており、メモリセルアレイ10内のビット線を選択することができることができる。

[0020]

図2は、メモリセルアレイ10およびSA/PD20を1つずつ示した回路図である。 SA/PD20の右隣には、図示していないメモリセルアレイ10がさらに接続されている。

[0021]

メモリセルアレイ10には、N本のワード線WL $_0$ ~WL $_{N-1}$ と、M本のビット線BL $_0$ ~BL $_{M-1}$ と、M本のプレート線PL $_0$ ~PL $_{M-1}$ とが設けられている。また、メモリセルアレイ10には、ワード線WL $_0$ ~WL $_N$ とビット線BL $_0$ ~BL $_{M-1}$ との交点に対応してメモリセルMCが設けられている。即ち、1つのメモリセルアレイ10は、N*M個のメモリセルMCを有する。あるいは、このN*M個のメモリセルを有するL個のセットをワード線方向に並べて、全体でN*M*L個のメモリセルMCを有するメモリセルアレイ10を形成することもできる。

$[0\ 0\ 2\ 2\]$

各メモリセルMCは、図3に示すようにSOI (Silicon On Insulator) に形成されており、フォワードゲートFGおよびバックゲートBGを有するダブルゲートSOIトランジスタ (Double-Gate SOI transistor) である。

[0023]

ワード線WL $_0$ ~WL $_{N-1}$ は、メモリセルアレイ $_1$ 0のうち各行(ロウ)のメモリセルMCの各々のフォワードゲートに接続されている。ビット線BL $_0$ ~BL $_{M-1}$ は、メモリセルアレイ $_1$ 0のうち各列(カラム)のメモリセルMCの各々のドレインDに接続されている。プレート線PL $_0$ ~PL $_{M-1}$ は、メモリセルアレイ $_1$ 0のうち各列(カラム)のメモリセルMCの各々のバックゲートに接続されている。プレート線PL $_0$ ~PL $_{M-1}$ は、それぞれビット線BL $_0$ ~BL $_{M-1}$ に対応して設けられている。好ましくは、プレート線PL $_0$ ~PL $_{M-1}$ は、それぞれビット線BL $_0$ ~BL $_{M-1}$ に対して平行に延在している。

[0024]

ワード線 $WL_0 \sim WL_{N-1}$ は、それぞれロウデコーダ30(図1参照)に接続されている。ビット線 $BL_0 \sim BL_{M-1}$ およびプレート線 $PL_0 \sim PL_{M-1}$ は、それぞれ $SA \sim PD20$ に接続されている。

[0025]

SA/PD20は、センスアンプ・プレートドライバ回路21と、BL(Bit Line)/PL (Plate Line) セレクタ22とを含む。ビット線 $BL_0 \sim BL_{M-1}$ およびプレート

線 $PL_0 \sim PL_{M-1}$ はそれぞれBL/PLセレクタ22に接続され、このBL/PLセレクタ22は1対のビット線およびプレート線を選択する。BL/PLセレクタ22によって選択された1対のビット線およびプレート線のみがセンスアンプ・プレートドライバ回路21へ接続され得る。一方、ロウデコーダ30内のWLドライバは、ワード線 $WL_0 \sim WL_{N-1}$ のうちいずれかのワード線を選択して、そのワード線を駆動することができる。これにより、選択された1対のビット線およびプレート線と選択されたワード線との交点に位置するメモリセルMCが選択され得る。

[0026]

メモリセルアレイ10は、ダミーメモリセルDMCをさらに備えている。ダミーメモリセルDMCのフォワードゲートFGはワード線に、ダミービット線DBLoまたはDBL」はダミーメモリセルDMCのドレインにそれぞれ接続されており、ダミーメモリセルDMCのバックゲートBGはダミープレート線DPLoまたはDPL1に接続されている。

[0027]

SA/PD20は、ダミービット線 DBL_0 、 DBL_1 、および、ダミープレート線 DPL_0 、 DPL_1 に接続されたDBL/DPLコントローラ23をさらに備えている。

[0028]

ダミーメモリセルDMCは、センスアンプSAがメモリセルMCのデータを検出するときに用いられる。例えば、ダミービット線DBL $_0$ に接続されたダミーメモリセルDMCは、データ"0"を記憶し、ダミービット線DBL $_1$ に接続されたダミーメモリセルDMCは、データ"1"を記憶している。検出時には、センスアンプSAは、これらのダミーメモリセルDMCの電流を足し合せ、この電流をカレントミラー回路(図示せず)によって半分にする。センスアンプSAは、その半分にされた電流値と各メモリセルMCの電流とを比較することによって、メモリセルMCのデータ"1"または データ"0"を検出する。

[0029]

このように、センスアンプ・プレートドライバ回路21は、ビット線BLおよびワード線WLによってメモリセルMCのデータを検出することができる。尚、データの検出方法は、上述の方法に限定されず、他の公知の検出方法を用いてもよい。

[0030]

図3は、本実施形態に従ったDRAM100のメモリ部をビット線BLに沿って切断したときの断面図である。DRAM100は、p型の半導体基板110、シリコン酸化膜120、SOI層130、n型のドレイン領域140、n型のソース領域150、p型のボディ領域160、ワード線WL、ビット線BL、n型のプレート線PLおよびソース線SLを備えている。

$[0\ 0\ 3\ 1]$

シリコン酸化膜120は半導体基板110上に設けられている。プレート線PLは、半導体基板110およびSOI層130から絶縁されるようにシリコン酸化膜120内に設けられており、ビット線BLに対して平行に延在している。SOI層130は、シリコン酸化膜120上に設けられており、半導体基板110およびシリコン酸化膜120から絶縁されている。

$[0\ 0\ 3\ 2]$

ドレイン領域140およびソース領域150は、SOI層130内に設けられている。 ボディ領域160は、SOI層130のうちドレイン領域140とソース領域150との 間に設けられている。

[0033]

ボディ領域160上にはゲート絶縁膜170が形成されており、ワード線WLはゲート 絶縁膜170上に設けられている。これにより、ワード線WLはボディ領域160から絶 縁されている。ワード線WLは、図3の紙面に対して垂直方向に延在している。ビット線 BLは、ドレイン領域140に電気的に接続されており、ワード線WLが延びる方向に対 してほぼ垂直方向に延在している。

[0034]

図4は、本実施形態に従ったDRAM100のメモリ部をワード線WLに沿って(図3のX-X線に沿って)切断したときの断面図である。図3および図4を参照して、ビット線BLおよびプレート線PLは、互いに対応しており、かつ、互いに平行に設けられていることがわかる。図4を参照して、ビット線BLは、ほぼ等間隔で配列されている。また、プレート線PLはビット線BLと同一間隔で配列されていることがわかる。

[0035]

次に、図5および図6を参照して、DRAM100の動作および効果を説明する。図5および図6に示すグラフは、DRAM100へ "0" または "1"を書き込むときのシミュレーション結果である。このシミュレーションにおける条件は、メモリセルMCのチャンネル長 L_g at e=0. 175 μ m、ゲート絶縁膜170の膜厚T o x f=80 Å、ボディ領域160とプレート線PLとの間の絶縁膜175の膜厚T b o x =120 Å、ボディ領域160のシリコンの膜厚T s f=330 Åである。また、ボディ領域160内のアクセプタ不純物濃度は1.0 * 10 1 6 c m 3 で一定である。ワード線WLおよびプレート線PLは、共にf=120 M C m 3 で一定である。ワード線WLおよびプレート線PLは、それぞれフロントゲートFGおよびバックゲートBGとして作用する。

[0036]

図 5 は、ビット線 B L、ワード線 W L および プレート線 P L のそれぞれの電位によって制御されるボディ領域 160 の電位を示したグラフである。横軸は時間(ナノ秒)を示し、縦軸はそれらの電位(ボルト)を示す。ビット線 B L、ワード線 W L および W L からし、ボディ領域 W L の電位は W B O D Y から図示されている。

[0037]

図 6 は、メモリセルMC内のデータを読み出すときのワード線WLの電位 V g s およびドレイン間の電流 I d s の関係を示すグラフである。

[0038]

まず、図5を参照して、メモリセルMCへデータ"1"を書き込む。0 n s から 4 2 n s まで期間、V w ι を 1. 5 V にし、V B ι を 2. 0 V にして、メモリセルMCを飽和状態にバイアスする。これにより、ボディ領域 1 6 0 内においてインパクトイオン化が生じ、ボディ領域 1 6 0 の電位が徐々に上昇する。ボディ領域 1 6 0 の電位が約 0. 7 V になると、正孔の発生電流とボディ領域 1 6 0 とソース領域 1 5 0 と間の p n 接合に流れるフォワード電流がほぼ等しくなるので、ボディ領域 1 6 0 の電位がほぼ定常化する。このとき、メモリセルMCへのデータ" 1 "の書込みが完了する。

[0039]

次に、メモリセルMC内のデータ "1"を保持する。メモリセルMCにデータ "1"が書き込まれた後、46nsの時点において V_{BL} を0Vにし、 V_{WL} を-1. 5Vにする。 V_{WL} が負電位であるので、ボディ領域 160内の正孔が維持される。よって、メモリセルMCはデータ" 1"を保持している。

[0040]

次に、 V_{WL} を上げ、メモリセルMCのデータを読出し、それによって、ボディ領域160から正孔が漏洩するか否かを調べる。ボディ領域160からの正孔の漏洩を、以下、ディスターブという。約50nsから約70nsまで、 V_{BL} を0.2 V_{EL} にし、 V_{WL} を-1.5 V_{EL} から1.5 V_{EL} なせる。 V_{PL} は、-2 V_{EL} に維持されている。このとき、ボディ領域160内のデータを検出すると、ボディ領域160の電位が約0.7 V_{EL} でれ、変化しない。これは、ディスターブが生じていないことを暗示する。

$[0\ 0\ 4\ 1]$

次に、図5を再度参照して、約74nsの時点において、再びデータ"1"を保持し、その後、 V_{PL} を-2Vに維持したまま、 V_{WL} を上げ、メモリセルMCのデータを読み出す。それによって、データ"1"に対するディスターブの有無を確認する。図6を参照

して、このときに観測されるメモリセルMCのドレイン電流 I d s は、曲線 I 1 に重なった。これにより、データをメモリセルMCから読み出しても、ワード線の電位 V g s とドレイン電流 I d s との関係が維持され、ディスターブが生じていないことが確認された。

[0042]

次に、プレート線 P L の電位を上げ、メモリセルM C のデータを読み出し、それによって、ディスターブの有無を調べる。図 5 において、約 8 4 n s から約 1 0 4 n s まで、プレート線の電位 V_{PL} を -2 V から -0. 5 V へ上昇させる。 V_{WL} は 0 V に維持する。このとき、ボディ領域 1 6 0 の電位が約 0. 7 V で維持され、変化しない。これは、ディスターブが生じていないことを暗示する。

[0043]

[0044]

最後に、約116nsから約156nsまでの期間、電位 Vw_L および電位 Vp_L をそれぞれ1.5Vおよび-0.5Vまで上昇させる。これにより、データ "0"がメモリセルMCへ書き込まれる。その結果、ボディ領域160の電位が下降する。この書込み時間は、約40nsとした。メモリセルMCへデータ "0"を書き込んだ後、データ "0"を約158nsの時点において保持する。その後、約160nsから約162nsまでの期間に、データ "0"をメモリセルMCから読み出すと、図6に示す曲線 I_0 が得られた。この結果から、ドレイン電流 I_0 は、が確実に減少しており、データ "0"がメモリセルMCへ書き込まれていることがわかる。

[0045]

このように、ワード線WLおよびプレート線PLのいずれか一方の電位を上昇させただけでは、ボディ領域160とソース領域150との間のポテンシャル障壁は、充分に低くならない。よって、ボディ領域160内の正孔がソース領域150へ放出されず、データ"1"が維持される。一方、ワード線WLとプレート線PLとの電位を共に上昇させると、ボディ領域160とソース領域150との間のポテンシャル障壁が充分に低下する。これによって、ボディ領域160内の正孔がソース領域150へ放出され、メモリセルMCへデータ"0"を書き込まれる。

[0046]

ワード線WLおよびプレート線PLの両方の電位を上昇させた場合に、データ "0"がメモリセルMCに書き込まれる(図5に示す時点 $116ns\sim156ns$ を参照)。これは、ワード線WLおよびプレート線PLによって選択されたメモリセルMCにデータ "0"が書き込まれることを意味する。一方、ワード線WLおよびプレート線PLのいずれか一方の電位を上昇させた場合には、メモリセルMCに格納されたデータ "1"は変化しない。(図5に示す時点 $46ns\sim108ns$ を参照)。これは、データ "1"を格納している非選択のメモリセルMCに対してディスターブが生じないことを意味する。

[0047]

これにより、リフレッシュ動作時に、データ "0" が書き込まれていたメモリセルMC をワード線WLおよびプレート線PLによって選択し、そのメモリセルMCのみにデータ "0"を再度書き込むことが可能となる。

[0048]

図13に示した従来例においては、フォワードゲートFG(ワード線)およびバックゲートBG(プレート線)が互いに平行に設けられていたので、或るメモリセルMCを選択し、そのメモリセルMCのみにデータ"0"を書き込むことができなかった。よって、上述のように、リフレッシュ動作および書込み動作には3つのステップS1~S3が必要で

あった。

[0049]

しかし、本実施形態においては、プレート線PLは、ワード線WLに対してほぼ垂直に交差し、ビット線BLに対してほぼ平行に設けられている。よって、ワード線WLとプレート線PLとの交点に位置するメモリセルMCを選択してデータ "0"を書き込み、これと同時に、ワード線WLとビット線BLとの交点に位置するメモリセルMCを選択してデータ "1"を書き込むことができる。よって、リフレッシュ動作および書込み動作は、メモリセルMCにデータ "0"または "1"を書き込むという1つのステップだけで足りる。その結果、本実施形態は、リフレッシュ動作および書込み動作のサイクル時間が従来よりも短くなる。

[0050]

また、本実施形態によるDRAM100は、リフレッシュ動作時および書込み動作時に、総てのメモリセルMCのデータを読出し、かつ、ラッチする必要がない。よって、ビット線BL毎にセンスアンプ回路を設ける必要が無く、センスアンプは、メモリセルアレイ10毎に設ければ足りる。その結果、半導体チップ内において、センスアンプ回路が占める面積が小さくなるので、セル占有率が増加し、チップサイズが小さくなる。

[0051]

さらに、本実施形態は、ワード線WLおよびプレート線PLを、それぞれフォワードゲートおよびバックゲートとして備えている。よって、本実施形態にはGIDLの問題が生じない。

[0052]

尚、データ "0"を書き込む時間、即ち、ワード線WLおよびプレート線PLの電位を上昇させておく時間が重要である。図 6 に示すようにデータ "0"の書込み終了時点 1 5 6 n s においては、ボディ領域 1 6 0 の電位が降下途中にある。一方、ボディ領域 1 6 0 の電位が安定するまでデータ "0"の書込みを継続することは、リフレッシュ動作のサイクル時間を長くすることになる。よって、データ "0"の書込みは、データ "1"との識別が充分にできる程度まで行なわれ、平衡状態になるまで持続されない。従って、データのばらつきを抑えるために、データ "0"の書込み時間を管理することが重要である。

[0053]

(第2の実施形態)

図7は、本発明に係る第2の実施形態に従ったDRAM200のメモリ部を示したブロック図である。本実施形態は、センスアンプ部26およびプレートドライバ部28が分離して配置されている。本実施形態の他の構成要素は、第1の実施形態と同様であるので、その説明を省略する。

[0054]

センスアンプ部26は、メモリセルアレイ10の周辺の側辺近傍に設けられている。プレートドライバ部28は、メモリセルアレイ10の周辺のうち、センスアンプ26部が設けられた側辺に対して反対側の側辺近傍に設けられている。このように、センスアンプ部26およびプレートドライバ部28は、隣り合うメモリセルアレイ10の間に交互に設けられている。センスアンプ部26およびプレートドライバ部28はそれぞれの両隣に配置された2つのメモリセルアレイ10に共通に使用される。

[0055]

図8は、メモリセルアレイ10、センスアンプ部26およびプレートドライバ部28を1つずつ示した回路図である。センスアンプ部26およびプレートドライバ部28を分離したことに伴い、図2に示したセンスアンプ・プレートドライバ回路21は、本実施形態において、センスアンプ回路221およびプレートドライバ回路224に分離されている。また、図2に示したBL/PLセレクタ22は、BLセレクタ222およびPLセレクタ225に分離されている。さらに、図2に示したDBL/DPLセレクタ23は、DBLセレクタ223およびDPLセレクタ226に分離されている。センスアンプ回路221、BLセレクタ222およびDBLセレクタ223はセンスアンプ26に含まれており

、プレートドライバ回路224、PLセレクタ225およびDPLセレクタ226はプレートドライバ28に含まれている。

[0056]

センスアンプ回路221およびプレートドライバ回路224は、プレートドライブ線PDLによって接続されている。プレートドライブ線PDLを介してセンスアンプ回路22 1からプレートドライバ回路224へプレート駆動信号が伝達される。

[0057]

リフレッシュ動作時および曹込み動作時に、センスアンプ部26において検出したデータが"0"であった場合、プレート駆動信号が、その情報をプレートドライバ部28へ伝達する。これにより、プレートドライバ部28は、データ"0"を書き込む際にプレート線PLを選択的に駆動させることができる。

[0058]

書込み動作時に外部からデータ"0"を書き込む場合には、周辺データバスがプレートドライバ部28へその情報を直接伝達してもよい。書込み動作時にセンスアンプ部26がデータ"1"およびデータ"0"の両方を処理する場合には、センスアンプ部26は、プレートドライブ線PDLを介してデータ"0"の情報のみをプレートドライバ部28へ伝達してもよい。これにより、センスアンプ部26は、プレートドライバ部28を駆動させるタイミングを制御することができる。尚、プレートドライブ線PDLの配線は、メモリセルアレイ上の最上層に設けられたカラム選択線(CSL)の配線と同一の金属配線層で形成することができる。

[0059]

DRAM200の動作のシミュレーション結果は、第1の実施形態と同一の条件のもとにおいて、第1の実施形態と同様でなる。よって、本実施形態は、第1の実施形態と同様の効果を有する。さらに、本実施形態は、センスアンプ部26およびプレートドライバ部28が分離して配置されているので、センスアンプ部26およびプレートドライバ部28の設計が容易である。特に、ビット線BLおよびプレート線PLがファインピッチで配線されている場合には、ビット線BLおよびプレート線PLを同一方向から別々に駆動することは回路設計の観点から困難である。よって、本実施形態は、ビット線BLおよびプレート線PLがファインピッチで配線されている場合に特に有効である。

[0060]

(第3の実施形態)

図9は、本発明に係る第3の実施形態に従ったDRAM300のメモリ部をワード線WLに沿って切断したときの断面図である。ビット線BLに沿って切断したときのDRAM300の断面図は、図3に示す断面図と同様である。図9に示す断面図は、図3のX-X線に沿って切断したときのDRAM300の断面としてよい。

[0061]

図9に示すように、本実施形態では、プレート線PLが4本のビット線BLおよび4本のボディ領域160に対して1つずつ対応して設けられている。DRAM300の動作のシミュレーション結果は、第1の実施形態と同一の条件のもとにおいて、第1の実施形態と同様となる。

[0062]

本実施形態によれば、プレート線PLをファインピッチで加工することが困難な場合、あるいは、プレート線PLをビット線BLに精度良く位置あわせをするすることが困難な場合であっても、プレート線PLをビット線BLに対して平行に設けることができる。

[0063]

しかし、本実施形態では、第 1 および第 2 の実施形態と同様の方法でデータ " 0 " をメモリセルへ書き込むと、プレート線 P L に対応する複数のビット線 B L に接続された複数のメモリセルが同時にデータ " 0 " になってしまう。

$[0\ 0\ 6\ 4]$

よって、1本のプレート線PLに対応するビット線BLの数と同数のセンスアンプを設

ける必要がある。これにより、データ "0"を書き込む前に、総てのメモリセルのデータを読み出して、ラッチすることができる。次に、全メモリセルにデータ "0"を書き込んだ後、データ "1"を格納していたメモリセルのみへデータ "1"を書き戻す。

[0065]

このように、本実施形態によれば、センスアンプは、1本のプレート線PLに対応するビット線BLの数だけで足りる。よって、本実施形態は、従来よりもセル占有率が上昇し、チップサイズが小さくなる。

[0066]

図10は、DRAM300のセンスアンプの配置および接続を示す図である。DRAM300は、メモリセルアレイ301およびSA/PD302を備えている。図10において、ワード線、メモリセルは省略されている。

[0067]

プレート線PL1~PL4は、それぞれセンスアンプ回路321~324へ接続されている。1本のプレート線PL1に対応する4本のビット線BLは、それぞれセンスアンプ回路321~324へ接続されている。同様に、プレート線PL2に対応する4本のビット線もそれぞれセンスアンプ回路321~324へ接続され、プレート線PL3に対応する4本のビット線もそれぞれセンスアンプ回路321~324へ接続され、並びに、プレート線PL4に対応する4本のビット線もそれぞれセンスアンプ回路321~324へ接続されている。

[0068]

DRAM300内では、複数のメモリセルを含むメモリセルアレイ301が併進的に配列されている。また、SA/PD302は、センスアンプ回路321~324およびBLセレクタ322を含む。センスアンプ回路321~324はプレートドライバを有する。メモリセルアレイ301とSA/PD302との配列関係は、図1に示すメモリセルアレイ10とSA/PD20との配列関係と同様である。即ち、隣り合うメモリセルアレイ301の間の間隙には、1つおきにSA/PD302が設けられている。よって、1つのSA/PD302は、その両側に位置するメモリセルアレイ301に接続されている。

[0069]

BLセレクタ322は、プレート線PL1~PL4のそれぞれに対応する4本のビット線を順次選択する。これにより、センスアンプ321~324は、全メモリセルのデータを読取り、ラッチすることができる。尚、プレート線PL1~PL4は、データ"0"をメモリセルへ書き込む際に、センスアンプ回路321~324によって同時に駆動される。よって、プレート線PLの選択回路(PLセレクタ)は不要である。

[0070]

(第4の実施形態)

図11は、本発明に係る第4の実施形態に従ったDRAM400のセンスアンプの配置および接続を示す図である。DRAM400は、メモリセルアレイ301、センスアンプ部303およびプレートドライバ部350を備えている。本実施形態は、プレートドライバ部350がセンスアンプ部303から分離して設けられている点で第3の実施形態と異なる。センスアンプ部303は、センスアンプ325~328およびBLセレクタ322を有する。センスアンプ325~328は、図10に示すセンスアンプ321~324からプレートドライバを除いた形態を有する。このプレートドライバは、本実施形態においては、プレートドライバ部350として実現されている。

[0071]

メモリセルアレイ301、センスアンプ部303およびプレートドライバ部350の配列関係は、図7に示すメモリセルアレイ10、センスアンプ部26およびプレートドライバ部28の配列関係と同様である。即ち、センスアンプ部303は、メモリセルアレイ301の周辺の側辺近傍に設けられている。プレートドライバ部350は、メモリセルアレイ301の周辺のうち、センスアンプ部303が設けられている側辺に対して反対側の側辺近傍に設けられている。このように、センスアンプ部303およびプレートドライバ部

ページ: 10/E

350は、隣り合うメモリセルアレイ301の間に交互に設けられている。センスアンプ部303およびプレートドライバ部350はそれぞれの両隣に配置された2つのメモリセルアレイ301に共通に使用される。

[0072]

本実施形態は、第3の実施形態と同様の動作および効果を有する。さらに、本実施形態は、センスアンプ部303およびプレートドライバ部350が分離して配置されているので、センスアンプ部303およびプレートドライバ部350の設計が容易である。特に、ビット線BLおよびプレート線PLがファインピッチで配線されている場合には、ビット線BLおよびプレート線PLを同一方向から別々に駆動させることは回路設計の観点から困難である。よって、本実施形態は、ビット線BLおよびプレート線PLがファインピッチで配線されている場合に特に有効である。

【図面の簡単な説明】

[0073]


- 【図1】本発明に係る第1の実施形態に従ったDRAM100のメモリ部を示したブロック図。
- 【図2】DRAM100のメモリセルアレイ10およびSA/PD20の回路図。
- 【図3】DRAM100のメモリ部をビット線BLに沿って切断したときの断面図。
- 【図4】 DRAM100のメモリ部をワード線WLに沿って切断したときの断面図。
- 【図5】ビット線BL、ワード線WLおよびプレート線PLのそれぞれの電位によって制御されるボディ領域160の電位を示したグラフ。
- 【図6】メモリセルMC内のデータを読み出すときのワード線WLの電位Vgsとドレイン間の電流Idsとの関係を示すグラフ。
- 【図7】本発明に係る第2の実施形態に従ったDRAM200のメモリ部を示したブロック図。
- 【図8】 DRAM200のメモリセルアレイ10、センスアンプ26およびプレートドライバ28の回路図。
- 【図9】本発明に係る第3の実施形態に従ったDRAM300のメモリ部をワード線WLに沿って切断したときの断面図。
- 【図10】DRAM300のセンスアンプの配置および接続を示す図。
- 【図11】本発明に係る第4の実施形態に従ったDRAM400のセンスアンプの配置および接続を示す図。
- 【図12】従来のFBCを有するDRAMの断面図。
- 【図13】従来のFBCを有するDRAMの断面図。


【符号の説明】

[0074]


- 100 DRAM
- 10 メモリセルアレイ
- 20 SA/PD
- 110 半導体基板
- 120 シリコン酸化膜
- 130 SOI層
- 140 ドレイン領域
- 150 ソース領域
- 160 ボディ領域
- MC メモリセル
- WL ワード線
- PL プレート線
- BL ビット線
- SL ソース線

【書類名】図面【図1】











【図4】




5/







【図6】




Vgs [volts]







【図9】




【図10】






【図12】



【図13】



1/E

【書類名】要約書

【要約】

【課題】 GIDLによる影響を回避し、書込みサイクル時間が短くかつチップサイズが小さい半導体集積回路装置を提供する。

【解決手段】 半導体集積回路装置100は、半導体基板110と、半導体基板上に形成された絶縁層120と、絶縁層によって半導体基板から絶縁された半導体層130と、半導体層に形成されたソース領域150およびドレイン領域140と、半導体層のうちソース領域とドレイン領域との間に設けられ、電荷を蓄積または放出することによってデータを記憶することができるボディ領域160と、ボディ領域上に該ボディ領域から絶縁されるように設けられ、第1の方向へ延在するワード線WLと、ドレイン領域に接続され、第1の方向とは異なる方向に延在するビット線BLと、半導体基板および半導体層から絶縁されているように絶縁層120内に設けられ、ビット線に対して平行に延在する埋め込み配線PLとを備えている。

【選択図】 図2

特願2003-370696

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所 氏 名

東京都港区芝浦一丁目1番1号

株式会社東芝